

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-191334

(43)Date of publication of application : 21.07.1998

(51)Int.Cl.

H04N 7/30

H03M 7/30

H04N 1/41

(21)Application number : 08-350433

(71)Applicant : FUJI XEROX CO LTD

(22)Date of filing : 27.12.1996


(72)Inventor : KITAHASHI TOMOKI

(54) IMAGE ENCODER

(57)Abstract:

PROBLEM TO BE SOLVED: To accelerate quantization processing without increasing a circuit scale.

SOLUTION: Four DCT coefficients are fetched in order of a zigzag scan order, and a comparator 24 compares the three preceding DCT coefficients in the zigzag scan order among the four fetched DCT coefficients with three quantization thresholds one to one. When a DCT coefficient is smaller than a quantization threshold, the quotient becomes zero when the DCT coefficient is divided by the quantization threshold, that is, it can be decided that a quantization coefficient that corresponds to the DCT coefficient becomes zero. Therefore, a controlling part 25 controls multiplexers 21 and 22 and excludes the DCT coefficient whose quantization coefficient is decided to become zero from an object of division. Then, the objects of division are narrowed down to the DCT coefficients (= the DCT coefficients that are needed to be divided) whose quantization coefficients do not become zero, so quantization processing can be accelerated. Furthermore, a dividing part 23 needs only one and does not have to be plurally provided.



LEGAL STATUS

[Date of request for examination]

10.09.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3282527

[Date of registration]

01.03.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-191334

(43) 公開日 平成10年(1998) 7月21日

(51) Int.Cl.⁶
 H 0 4 N 7/30
 H 0 3 M 7/30
 H 0 4 N 1/41

識別記号

F I

H 0 4 N 7/133
 H 0 3 M 7/30
 H 0 4 N 1/41

Z
 A
 B

審査請求 未請求 請求項の数 6 O L (全 10 頁)

(21) 出願番号 特願平8-350433

(22) 出願日 平成8年(1996)12月27日

(71) 出願人 000005496

富士ゼロックス株式会社

東京都港区赤坂二丁目17番22号

(72) 発明者 北橋 知己

埼玉県岩槻市府内3丁目7番1号 富士ゼ

ロックス株式会社岩槻事業所内


(74) 代理人 弁理士 中島 淳 (外4名)

(54) 【発明の名称】 画像符号化装置

(57) 【要約】

【課題】 回路規模を増加させることなく量子化処理の高速化を図る。

【解決手段】 DCT係数をジグザグスキャン順に4個取り出し、取り出した4個のDCT係数のうちジグザグスキャン順で先の3個のDCT係数と3個の量子化しきい値とを比較器24によって一対一で比較する。ここで、DCT係数が量子化しきい値よりも小さい場合、該DCT係数を量子化しきい値で除算した商が0になる、即ち該DCT係数に対応する量子化係数は0になると判定できるので、制御部25はマルチプレクサ21、22を制御して、量子化係数が0になると判定されたDCT係数を除算の対象から除外する。従って、除算の対象が、量子化係数が0にならないDCT係数(=除算を行う必要があるDCT係数)に絞られるので、量子化処理の高速化を図ることができる。しかも、除算部23は1つのみで良く複数設ける必要は無い。



【特許請求の範囲】

【請求項1】 原画像をそれぞれが複数の画素から成る複数のブロックに分割して得られる各ブロック毎に、ブロック内の画素の階調値を二次元離散コサイン変換し、該二次元離散コサイン変換で得られたDCT係数を所定の量子化しきい値により除算し、該除算で商として得られた量子化係数を符号化する画像符号化装置であって、前記二次元離散コサイン変換で得られたDCT係数をジグザグスキャン順にN個（Nは2以上の整数）ずつ取り出し、取り出したN個のDCT係数のうちジグザグスキャン順で先の（N-1）個のDCT係数と該（N-1）個のDCT係数に対応する（N-1）個の量子化しきい値とを一对一で比較することで、各DCT係数に対応する量子化係数が0になるか否かを判定する判定手段と、前記判定手段により量子化係数が0にならないと判定されたDCT係数のみを前記除算の対象とするよう制御する制御手段と、

を有する画像符号化装置。

【請求項2】 前記制御手段は、除算の対象とするDCT係数よりもジグザグスキャン順で先であり且つ除算の対象としなかったDCT係数が連続する数を、0である量子化係数が連続する数を示すゼロラン長として設定する、

ことを特徴とする請求項1記載の画像符号化装置。

【請求項3】 原画像をそれぞれが複数の画素から成る複数のブロックに分割して得られる各ブロック毎に、ブロック内の画素の階調値を二次元離散コサイン変換し、該二次元離散コサイン変換で得られたDCT係数を所定の量子化しきい値により除算し、該除算で商として得られた量子化係数を符号化する画像符号化装置であって、前記二次元離散コサイン変換で得られたDCT係数をジグザグスキャン順にN個（Nは2以上の整数）ずつ取り出し、取り出したN個のDCT係数と該N個のDCT係数に対応するN個の量子化しきい値とを一对一で比較することで、各DCT係数に対応する量子化係数が0になるか否かを判定する比較判定手段と、前記比較判定手段により量子化係数が0にならないと判定されたDCT係数のみを前記除算の対象とするよう制御する除算制御手段と、

を有する画像符号化装置。

【請求項4】 前記除算制御手段は、除算の対象とするDCT係数よりもジグザグスキャン順で後にあるDCT係数に対応する量子化係数が全て0になる場合、該0になる量子化係数の連続数を後続ゼロラン長として記憶し、次のN個のDCT係数において除算の対象とするDCT係数よりもジグザグスキャン順で先であり且つ除算の対象としなかったDCT係数の連続数を求め、求めた連続数と前記記憶した後続ゼロラン長との和を、0である量子化係数が連続する数を示すゼロラン長として設定する、

ことを特徴とする請求項3記載の画像符号化装置。

【請求項5】 前記N個の量子化しきい値が1つのアドレスに格納された量子化テーブルが予めメモリに設けられていることを特徴とする請求項1乃至請求項4の何れか一項に記載の画像符号化装置。

【請求項6】 前記量子化テーブルにおけるジグザグスキャン順は前記メモリのアドレス順に対応することを特徴とする請求項5記載の画像符号化装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、画像符号化装置に係り、より詳しくは、原画像をそれぞれが複数の画素から成る複数のブロックに分割して得られる各ブロック毎に、ブロック内の画素の階調値を二次元離散コサイン変換し、該二次元離散コサイン変換で得られたDCT係数を所定の量子化しきい値により除算し、該除算で商として得られた量子化係数を符号化する画像符号化装置に関する。

【0002】なお、二次元離散コサイン変換は二次元DCT（discrete cosine transform）とも呼ばれる。

【0003】

【従来の技術】従来より、中間階調画像やカラー画像等の多値画像を圧縮符号化する方式としてJPEG（Joint Photographic Expert Group）がよく用いられている。このJPEGを実行する画像符号化装置は、図7に示すように、DCT部1、量子化部2、ハフマン符号化部4、量子化テーブル3、ハフマンテーブル5を含んで構成される。DCT部1では、8×8画素のブロックに分割された多値画像について、二次元離散コサイン変換（二次元DCT）を行うことでDCT係数を得る。量子化部2では、量子化テーブル3に格納されている量子化しきい値でDCT係数を除算することで、その商としての量子化係数を得る。上記の量子化しきい値としては、高周波成分に対しては大きい値が設定され、低周波成分に対しては小さい値が設定される。なお、自然界の風景等の一般の画像では高周波成分は少ない。上記により、量子化後の量子化係数は、高周波成分の多くが0となる。

【0004】このようにして得られた量子化係数は、図8に示すジグザグスキャンと言われる走査順に取り出され、ハフマン符号化部4に入力される。ハフマン符号化部4では、ブロック左上隅のDC成分と、それを除くAC成分に分けて符号化が行われ、AC成分については、0である係数（無効係数）の連続数であるゼロラン長と0以外の係数（有効係数）との組にされ、この組をハフマンテーブル5に従って符号化する。

【0005】ここで、量子化部2は、DCT係数を量子化しきい値で除算する回路を内蔵するが、除算を行う回路は一般的に処理速度が遅いという問題がある。そこで、特開平3-85871号公報には、DCT係数と量

量子化しきい値とを比較し、その比較結果から量子化係数が0になることが分かれば除算を省略し、量子化係数として0を設定する回路(図9参照)が提案されている。図9に示すように、この回路90では、DCT係数と量子化しきい値は比較器94により比較され、タイミング制御部95は、その比較結果に応じて除算部92での除算結果又は0の何れか一方を選択するようマルチプレクサ91に選択信号を送ると共に、マルチプレクサ91からの出力を受けるラッチ部97のラッチタイミングが、0を選択する場合は除算結果を選択する場合よりも早く

【0006】

【発明が解決しようとする課題】しかしながら、このような従来技術においては、同期クロック設計をして、除算も比較判断も1クロックあたり1係数の処理が可能な場合、比較結果にかかわらず量子化処理速度は1クロックあたり1係数となってしまう、処理の高速化にはならないという問題がある。このような同期クロック設計の場合、1クロックあたり1係数以上の量子化処理速度を得るには、複数のDCT係数を同時に並行して除算することが考えられるが、この場合、除算器が複数個必要となり、回路規模が大幅に増加してしまうという問題がある。

【0007】本発明は、上記問題点を解消するために成されたものであり、回路規模を増加させることなく量子化処理の高速化を図ることができる画像符号化装置を提供することを目的とする。

【0008】

【課題を解決するための手段】上記の目的を達成するために、請求項1記載の画像符号化装置は、原画像をそれぞれが複数の画素から成る複数のブロックに分割して得られる各ブロック毎に、ブロック内の画素の階調値を二次元離散コサイン変換し、該二次元離散コサイン変換で得られたDCT係数を所定の量子化しきい値により除算し、該除算で商として得られた量子化係数を符号化する画像符号化装置であって、前記二次元離散コサイン変換で得られたDCT係数をジグザグスキャン順にN個(Nは2以上の整数)ずつ取り出し、取り出したN個のDCT係数のうちジグザグスキャン順で先の(N-1)個のDCT係数と該(N-1)個のDCT係数に対応する(N-1)個の量子化しきい値とを一对一で比較することで、各DCT係数に対応する量子化係数が0になるか否かを判定する判定手段と、前記判定手段により量子化係数が0にならないと判定されたDCT係数のみを前記除算の対象とするよう制御する制御手段と、を有することを特徴とする。

【0009】また、請求項2記載の画像符号化装置では、請求項1記載の画像符号化装置において、前記制御

手段は、除算の対象とするDCT係数よりもジグザグスキャン順で先であり且つ除算の対象としなかったDCT係数が連続する数を、0である量子化係数が連続する数を示すゼロラン長として設定する、ことを特徴とする。

【0010】また、請求項3記載の画像符号化装置は、原画像をそれぞれが複数の画素から成る複数のブロックに分割して得られる各ブロック毎に、ブロック内の画素の階調値を二次元離散コサイン変換し、該二次元離散コサイン変換で得られたDCT係数を所定の量子化しきい値により除算し、該除算で商として得られた量子化係数を符号化する画像符号化装置であって、前記二次元離散コサイン変換で得られたDCT係数をジグザグスキャン順にN個(Nは2以上の整数)ずつ取り出し、取り出したN個のDCT係数と該N個のDCT係数に対応するN個の量子化しきい値とを一对一で比較することで、各DCT係数に対応する量子化係数が0になるか否かを判定する比較判定手段と、前記比較判定手段により量子化係数が0にならないと判定されたDCT係数のみを前記除算の対象とするよう制御する除算制御手段と、を有することを特徴とする。

【0011】また、請求項4記載の画像符号化装置では、請求項3記載の画像符号化装置において、前記除算制御手段は、除算の対象とするDCT係数よりもジグザグスキャン順で後にあるDCT係数に対応する量子化係数が全て0になる場合、該0になる量子化係数の連続数を後続ゼロラン長として記憶し、次のN個のDCT係数において除算の対象とするDCT係数よりもジグザグスキャン順で先であり且つ除算の対象としなかったDCT係数の連続数を求め、求めた連続数と前記記憶した後続ゼロラン長との和を、0である量子化係数が連続する数を示すゼロラン長として設定する、ことを特徴とする。

【0012】また、請求項5記載の画像符号化装置は、請求項1乃至請求項4の何れか一項に記載の画像符号化装置において、前記N個の量子化しきい値が1つのアドレスに格納された量子化テーブルが予めメモリに設けられていることを特徴とする。

【0013】また、請求項6記載の画像符号化装置では、請求項5記載の画像符号化装置において、前記量子化テーブルにおけるジグザグスキャン順は前記メモリのアドレス順に対応することを特徴とする。

【0014】上記請求項1記載の画像符号化装置では、原画像をそれぞれが複数の画素から成る複数のブロックに分割して得られる各ブロック毎に、ブロック内の画素の階調値を二次元離散コサイン変換して(二次元DCTを行って)、DCT係数を得る。次に、判定手段によって、この二次元離散コサイン変換で得られたDCT係数をジグザグスキャン順にN個(Nは2以上の整数)ずつ取り出し、取り出したN個のDCT係数のうちジグザグスキャン順で先の(N-1)個のDCT係数と該(N-1)個のDCT係数に対応する(N-1)個の量子化し

きい値とを一对一で比較する。判定手段は、DCT係数が量子化しきい値よりも小さい場合、該DCT係数を量子化しきい値で除算した商が0になるので、該DCT係数に対応する量子化係数は0になると判定する。一方、DCT係数が量子化しきい値以上の場合、該DCT係数を量子化しきい値で除算した商が1以上になるので、該DCT係数に対応する量子化係数は0にならないと判定する。

【0015】このような判定手段による判定結果に基づいて、制御手段は、量子化係数が0にならないと判定されたDCT係数のみを除算の対象とするよう制御する。これにより、量子化係数が0になると判定されたDCT係数は除算の対象から除外され、除算の対象が、除算を行う必要があるDCT係数（即ち、量子化係数が0にならないDCT係数）のみに絞られるので、同時に複数のDCT係数に対して処理することと相まって、量子化処理の高速化を図ることができる。

【0016】但し、同時に複数のDCT係数に対して処理するといっても除算器を複数設ける必要は無いので、回路規模の増加を回避することができる。

【0017】また、0である量子化係数が連続する数をゼロラン長として表すが、請求項2に記載したように、制御手段が、除算の対象とするDCT係数よりもジグザグスキャン順で先であり且つ除算の対象としなかったDCT係数が連続する数を、ゼロラン長として設定すれば良い。

【0018】次に、請求項3記載の画像符号化装置では、原画像をそれぞれが複数の画素から成る複数のブロックに分割して得られる各ブロック毎に、ブロック内の画素の階調値を二次元離散コサイン変換して（二次元DCTを行って）、DCT係数を得る。次に、比較判定手段によって、この二次元離散コサイン変換で得られたDCT係数をジグザグスキャン順にN個（Nは2以上の整数）ずつ取り出し、取り出したN個のDCT係数と該N個のDCT係数に対応するN個の量子化しきい値とを一对一で比較する。比較判定手段は、請求項1記載の判定手段と同様に、DCT係数が量子化しきい値よりも小さい場合、該DCT係数を量子化しきい値で除算した商が0になるので、該DCT係数に対応する量子化係数は0になると判定する。一方、DCT係数が量子化しきい値以上の場合、該DCT係数を量子化しきい値で除算した商が1以上になるので、該DCT係数に対応する量子化係数は0にならないと判定する。

【0019】このような比較判定手段による判定結果に基づいて、除算制御手段は、量子化係数が0にならないと判定されたDCT係数のみを除算の対象とするよう制御する。これにより、量子化係数が0になると判定されたDCT係数は除算の対象から除外され、除算の対象が、除算を行う必要があるDCT係数（即ち、量子化係数が0にならないDCT係数）のみに絞られるので、同

時に複数のDCT係数に対して処理することと相まって、量子化処理の高速化を図ることができる。

【0020】また、この請求項3記載の画像符号化装置では、取り出したN個のDCT係数を一度に処理するので、取り出したN個のDCT係数のうちの（N-1）個のDCT係数のみを処理する請求項1記載の画像符号化装置に比べ、量子化処理のさらなる高速化を図ることができる。

【0021】但し、請求項3記載の画像符号化装置では、取り出したN個のDCT係数全てを一度に処理するので、最初に取り出したN個のDCT係数と次に取り出したN個のDCT係数とに跨って連続する、0である量子化係数を考慮する必要がある。

【0022】そこで、請求項4に記載したように、除算制御手段によって、除算の対象とするDCT係数よりもジグザグスキャン順で後にあるDCT係数に対応する量子化係数が全て0になる場合、該0になる量子化係数の連続数を後続ゼロラン長として記憶しておき、次のN個のDCT係数において除算の対象とするDCT係数よりもジグザグスキャン順で先であり且つ除算の対象としなかったDCT係数の連続数を求め、この求めた連続数と記憶しておいた後続ゼロラン長との和をゼロラン長として設定すれば良い。これにより、最初に取り出したN個のDCT係数と次に取り出したN個のDCT係数とに跨って量子化係数「0」が連続する場合でも、ゼロラン長を正確に設定することができる。

【0023】さらに、請求項5に記載したように、N個の量子化しきい値が1つのアドレスに格納された量子化テーブルを予めメモリに設け、該量子化テーブルを参照することにより、1つのアドレスへのアクセスでN個の量子化しきい値を読み出すことができるので、N個の量子化しきい値の読み出し処理が速くなり、量子化処理のさらなる高速化を図ることができる。

【0024】さらに、請求項6に記載したように、上記量子化テーブルを、該量子化テーブルにおけるジグザグスキャン順がメモリのアドレス順に対応するように構成することにより、単にメモリのアドレス順に量子化しきい値を読み出せば、量子化テーブルから量子化しきい値をジグザグスキャン順に読み出すことができる。従って、量子化テーブルから量子化しきい値をジグザグスキャン順に読み出す際に、読み出す対象のアドレスを計算し該アドレスへシークするといった処理が不要になるので、読み出し処理の簡素化を図り、量子化処理のさらなる高速化を図ることができる。

【0025】

【発明の実施の形態】

【第1実施形態】以下、図面を参照して、請求項1、2、5、6に記載した発明に対応する第1実施形態を説明する。

【0026】図1に示す本第1実施形態の画像符号化装

置10には、原画像をブロックに分割して二次元DCT変換を行うDCT部1と、量子化しきい値を予め記憶した量子化テーブル3と、二次元DCT変換で得られたDCT係数と量子化しきい値とを比較する比較器24と、DCT部1からの4つのDCT係数のうち1つのDCT係数を選択するマルチプレクサ21と、マルチプレクサ21で選択したDCT係数に対応する量子化しきい値を選択するマルチプレクサ22と、マルチプレクサ21で選択したDCT係数を、マルチプレクサ22で選択した量子化しきい値によって除算する除算部23と、が設けられている。また、画像符号化装置10には、上記各部の動作の制御等を行う制御部25と、制御部25により得られたゼロラン長と除算部23による除算で得られた量子化係数とに基づいてハフマン符号化処理を行うハフマン符号化部4と、が設けられている。

【0027】このような画像符号化装置10では、DCT係数はDCT部1からジグザグスキャン順に4つずつ同時に読み出され、読み出された4つのDCT係数のうちジグザグスキャン順で最後のDCT係数を除く3つのDCT係数がそれぞれ比較器24に入力される。一方、量子化しきい値は量子化テーブル3から4つずつ同時に読み出され、このうち3つの量子化しきい値がそれぞれ比較器24に入力される。

【0028】比較器24では、3組のDCT係数と量子化しきい値について、それぞれDCT係数と量子化しきい値とを比較する。DCT係数が量子化しきい値よりも小さい場合は、量子化の結果が0になると判定し、量子化のための除算を省略する。

【0029】制御部25では、DCT係数が量子化しきい値以上である場合、即ち量子化の結果が0にならない場合のみ、DCT係数と量子化しきい値の組を選択するための選択信号をマルチプレクサ21、22へ出力する。0にならない組が複数ある場合は、若いものから順番に選択信号を出力していく。そして、3つのDCT係数について判断を終了すると(3つとも0になる場合を含む)、4つ目のDCT係数と量子化しきい値の組を選択する。なお、この4つ目の組については、比較器24による比較を行うことなく無条件に選択する。また、制御部25では、量子化の結果において、0となるDCT係数が0にならないDCT係数の前に連続する数を示すゼロラン長を求め、求めたゼロラン長の情報をハフマン符号化部4へ送出する。

【0030】除算部23では、マルチプレクサ21により選択されたDCT係数を、マルチプレクサ22により選択された量子化しきい値で除算し、その商としての量子化係数を求め、ハフマン符号化部4へ送出する。

【0031】また、量子化テーブル3には、図6(A)に示すように $8 \times 8 = 64$ 個の量子化しきい値が格納されている。但し、この量子化テーブル3は1ワードが4バイトのメモリに展開されており、図6(B)に示すよ

うにメモリの1アドレス当たり4つの量子化しきい値が記憶されている。さらに、量子化テーブル3は、該量子化テーブル3におけるジグザグスキャン順がメモリのアドレス順に対応するように構成されている。これにより、単にメモリのアドレス順に量子化しきい値を読み出すことにより、量子化テーブル3から量子化しきい値をジグザグスキャン順に読み出すことができる。従って、量子化テーブル3から量子化しきい値をジグザグスキャン順に読み出す処理の簡素化を図り、量子化処理のさらなる高速化を図ることができる。

【0032】次に、本第1実施形態の作用として、画像符号化装置10における処理ルーチンを、図2を用いて説明する。まず、図2のステップS1で、 $N (= 4)$ 個のDCT係数、量子化しきい値の読み出しを行う。この読み出しはジグザグスキャン順に行う。また、ステップS1では N 個のDCT係数を1つずつ処理するためのカウンタ1を1に初期設定する。なお、ここで読み出したDCT係数、量子化しきい値が一例として次の通りであったとする。

【0033】

DCT係数 60、12、15、50
量子化しきい値 10、30、40、50

次のステップS2では、カウンタ1= N となるか又は1番目から $(N-1)$ 番目までの量子化結果が全て0となるか否かを判定する。最初はカウンタ1 $\neq 4$ であり、1($=1$)から3番目のDCT係数の量子化結果については、比較器24による比較結果より1番目の量子化結果が0とならない(DCT係数「60」 $>$ 量子化しきい値「10」となる)ので、否定判定されステップS3に進む。ステップS3では、比較器24による比較結果に基づいて、量子化結果が0とならないDCT係数に対応するカウンタ1から数えて最初のDCT係数の位置情報を、選択信号にセットする。ここでは、選択信号=1となる。これにより、マルチプレクサ21では1番目のDCT係数60が、マルチプレクサ22では1番目の量子化しきい値10がそれぞれ選択される。これらは除算部23に入力され、量子化係数として $6 (= 60/10)$ が算出される。

【0034】次のステップS4では(選択信号で表される位置情報-カウンタ1)をゼロラン長として設定する。ここでは、前述したように1番目の量子化結果が0とならないので、ゼロラン長として $0 (= 1-1)$ が設定される。次のステップS5ではカウンタ1として(選択信号で表される位置情報+1)が再設定される。ここではカウンタ1として $2 (= 1+1)$ が再設定される。ここまでの動作により、1クロック目には量子化係数「6」、ゼロラン長「0」がハフマン符号化部4へ送出される。

【0035】そして、ステップS2に戻り、ここからは2クロック目の処理となる。ステップS2では、1($=$

10

20

30

40

50

2) から3番目のDCT係数の量子化結果は、比較器24による比較結果より全て0となる(DCT係数「12」<量子化しきい値「30」且つDCT係数「15」<量子化しきい値「40」となる)ので、肯定判定されステップS6に進む。ステップS6では選択信号としてN(=4)がセットされ、これにより、マルチプレクサ21では4番目のDCT係数50が、マルチプレクサ22では4番目の量子化しきい値50がそれぞれ選択される。これらが除算部23に入力され、量子化係数として1(=50/50)が算出される。次のステップS7では、前記ステップS4と同様に(選択信号で表される位置情報-カウンタ1)をゼロラン長として設定する。ここでは、ゼロラン長として2(=4-2)が設定される。ここまでの動作により、2クロック目には、量子化係数「1」、ゼロラン長「2」がハフマン符号化部4に送出される。

【0036】この後は、次の4個のDCT係数、量子化しきい値の処理に移り、これまでの動作を繰り返す。処理すべき画像データが終了すれば、処理ルーチンを終了する。

【0037】以上の説明のように、4つのDCT係数の量子化処理を2クロックで完了することができた。従来では、1クロックあたり1係数であり4クロックかかるのに比べて、量子化処理を高速化することができる。

【0038】ここで、図3に比較器24の判定パターンごとの量子化係数とゼロラン長の算出結果を表形式で示す。図中C_iはi番目の量子化係数を示す。C₁~C₄は0以外とし、0になる場合は量子化係数0判定の項目に0と示している。C₄は比較器24による判定は行わないため、0になる場合もある。

【0039】この図3より明らかなように、最初3つの量子化係数がすべて0にならない場合は、4つのDCT係数の量子化に4クロックかかるが、最初3つの量子化係数のうちのいくつかが0になると判定された時は、4クロック未満で4つのDCT係数の量子化を行うことができる。このように本第1実施形態によれば、量子化処

DCT係数	60、20、20、20、25、25、25、80
量子化しきい値	10、50、50、50、60、60、60、80

まず、図5のステップS1にて、後続ゼロラン長を0に初期設定する。次のステップS2では最初のN(=4)個のDCT係数、量子化しきい値の読み出しを行うと共に、カウンタ1を1に初期設定する。次のステップS3では、カウンタ1=Nとなるか又は1番目から(N-1)番目までの量子化結果が全て0となるか否かを判定する。最初はカウンタ1≠4であり、1(=1)から3番目のDCT係数の量子化結果については、比較器24による比較結果より1番目の量子化結果が0とならない(DCT係数「60」>量子化しきい値「10」となる)ので、否定判定されステップS4に進む。ステップS4では、比較器24による比較結果に基づいて、量子

* 理の高速化を図ることができる。

【0040】[第2実施形態]以下、図面を参照して、請求項3、4に記載した発明に対応する第2実施形態を説明する。

【0041】図4に示すように第2実施形態の画像符号化装置10Aでは、DCT係数はDCT部1から4つずつ同時に読み出され、これら4つのDCT係数がそれぞれ比較器24Aに入力される。一方の量子化しきい値も量子化テーブル3から4つずつ同時に読み出され、これら4つの量子化しきい値がそれぞれ比較器24に入力される。比較器24Aでは、4組のDCT係数と量子化しきい値について、それぞれDCT係数と量子化しきい値とを比較する。DCT係数が量子化しきい値よりも小さい場合は、量子化の結果が0になると判定し、量子化のための除算を省略する。

【0042】また、画像符号化装置10Aでは、0でない量子化係数の手前に続くゼロラン長をハフマン符号化部4へ送出するとともに、4つ目のDCT係数と量子化しきい値の比較で量子化係数が0となると判定された場合に、0でない量子化係数より後に続く量子化係数「0」の連続数(以下、後続ゼロラン長と称する)を記憶しておく。次のクロックで、次の4つのDCT係数に対する量子化処理の際に、該次の4つのDCT係数におけるゼロラン長と前回記憶しておいた後続ゼロラン長とを合計した値を、ハフマン符号化部4へゼロラン長として送出する。また、1ブロック終了時に後続ゼロラン長が1以上の場合(0でない場合)は、EOB(エンドオブブロック)信号をハフマン符号化部4へ送出すること、ブロックの残りの量子化係数が0であることを通知する。その他の構成は、第1実施形態の画像符号化装置10と同様である。

【0043】次に、本第2実施形態の作用として、画像符号化装置10Aにおける処理ルーチンを、図5を用いて説明する。なお、以下では、DCT係数、量子化しきい値は一例として次の通りであったとする。

【0044】

DCT係数 60、20、20、20、25、25、25、80

量子化しきい値 10、50、50、50、60、60、60、80

化結果が0とならないDCT係数に対応するカウンタ1から数えて最初のDCT係数の位置情報を、選択信号にセットする。ここでは、選択信号=1となる。これにより、マルチプレクサ21では1番目のDCT係数60が、マルチプレクサ22では1番目の量子化しきい値10がそれぞれ選択される。これらは除算部23に入力され、量子化係数として6(=60/10)が算出される。

【0045】次のステップS5では(選択信号で表される位置情報-カウンタ1+後続ゼロラン長)をゼロラン長として設定する。ここでは、前述したように1番目の量子化結果が0とならないので、ゼロラン長として0

($=1-1+0$)が設定される。次のステップS6では(選択信号で表される位置情報+1)番目からN番目までの量子化結果が全て0であるか否かを判定し、ここで肯定判定された場合はステップS11へ進み、否定判定された場合はステップS7へ進む。ここでは、比較器24による比較結果より2番目から4番目までの量子化係数が0となる(DCT係数「20」<量子化しきい値「50」)となるので、ステップS11に進む。

【0046】ステップS11では(N-選択信号で表される位置情報)を後続ゼロラン長として設定する。ここでは、後続ゼロラン長として3($=4-1$)が設定される。この設定により、4つのDCT係数のうち後ろ3つについては量子化係数が0となること、及びこの事実を未だハフマン符号化部4に通知していないことを記憶する。ここまでの動作により、1クロック目には、量子化係数として「6」、ゼロラン長として「0」がハフマン符号化部4に送出される。

【0047】次のステップS12では1ブロック終了したか否かを判定する。ここでは、未だ1ブロック終了していないので、否定判定されステップS2に戻り、ここから2クロック目の処理が開始される。

【0048】2クロック目のステップS2では、次の4個のDCT係数、量子化しきい値を読み出すと共に、カウンタIを1に初期設定する。次のステップS3では、I($=1$)から3番目のDCT係数の量子化結果については、比較器24による比較結果よりすべて0となる(DCT係数「25」<量子化しきい値「60」)となるので、肯定判定されステップS9に進む。ステップS9では、Nを選択信号にセットする。これにより、マルチプレクサ21では4番目のDCT係数80が、マルチプレクサ22では4番目の量子化しきい値80がそれぞれ選択されて除算部23に入力される。除算部23での除算により、量子化係数として1($=80/80$)が算出される。

【0049】次のステップS10では、ステップS5と同様に(選択信号で表される位置情報-カウンタI+後続ゼロラン長)をゼロラン長として設定する。ここでは、1クロック目に記憶しておいた後続ゼロラン長「3」を用い、ゼロラン長として6($=4-1+3$)を設定する。そして、次のステップS11では、後続ゼロラン長として0($=4-4$)を設定する。ここまでの動作により、2クロック目には、量子化係数として「1」、ゼロラン長として「6」がハフマン符号化部4に送出される。

【0050】この後は、1ブロックが終了するまで、同様に動作を繰り返す。1ブロック終了するとステップS13へ進み、後続ゼロラン長が1以上の場合にEOB信号をハフマン符号化部4に送出して、ブロックの残りの量子化係数が0であることを通知する。そして、処理すべき画像データが終了すれば、処理を終了する。

【0051】以上説明したように、8つのDCT係数の量子化処理を2クロックで完了することができる。同様の8つのDCT係数の量子化処理を第1実施形態の画像符号化装置10で実行した場合、(量子化係数, ゼロラン長)=(6, 0)、(0, 2)、(1, 3)となり、処理時間として3クロック必要となる。

【0052】このように、第2実施形態の画像符号化装置10Aによれば、第1実施形態の画像符号化装置10を用いた場合よりもさらに高速に量子化処理を行うことができる。但し、本第2実施形態が第1実施形態よりもさらに高速化できるのは、N番目の量子化係数が0となると判断された場合である。なお、N個の量子化係数がすべて0になる場合は除かれる。

【0053】

【発明の効果】以上の説明により、本発明の画像符号化装置によれば、1つの除算部を持つ回路で複数のDCT係数を同時に量子化できるため、回路規模を大幅に増加させることなく量子化を高速に行うことができる。

【図面の簡単な説明】

【図1】第1実施形態の画像符号化装置の構成を示すブロック図である。

【図2】第1実施形態における処理ルーチンを示す流れ図である。

【図3】第1実施形態における量子化に必要なクロック数を説明するための図である。

【図4】第2実施形態の画像符号化装置の構成を示すブロック図である。

【図5】第2実施形態における処理ルーチンを示す流れ図である。

【図6】(A)は第1、第2実施形態における量子化テーブルを示す図であり、(B)はメモリアドレスと量子化テーブルでの位置との対応を示す図である。

【図7】JPEG方式の画像符号化装置の構成を示すブロック図である。


【図8】JPEG方式の画像符号化装置におけるジグザグスキャン順序を説明するための図である。

【図9】従来の画像符号化装置の構成を示すブロック図である。

【符号の説明】

- | | |
|-------|----------|
| 1 | DCT部 |
| 2 | 量子化部 |
| 3 | 量子化テーブル |
| 4 | ハフマン符号化部 |
| 5 | ハフマンテーブル |
| 10 | 画像符号化装置 |
| 21、22 | マルチプレクサ |
| 23 | 除算部 |
| 24 | 比較器 |
| 25 | 制御部 |


【図1】




【図8】

1	2	6	7	15	16	28	29
3	5	8	14	17	27	30	43
4	9	13	18	26	31	42	44
10	12	19	25	32	41	45	54
11	20	24	33	40	48	53	55
21	23	34	39	47	52	56	61
22	35	38	48	51	57	60	62
36	37	49	50	58	59	63	64

【図2】




【図5】




【図3】

量子化係数 0判定	CLK=1		CLK=2		CLK=3		CLK=4	
	0の長さ	係数	0の長さ	係数	0の長さ	係数	0の長さ	係数
0 0 0 C ₄	3	C ₄						
0 0 C ₃ C ₄	2	C ₃	0	C ₄				
0 C ₂ 0 C ₄	1	C ₂	1	C ₄				
0 C ₂ C ₃ C ₄	1	C ₂	0	C ₃	0	C ₄		
C ₁ 0 0 C ₄	0	C ₁	2	C ₄				
C ₁ 0 C ₃ C ₄	0	C ₁	1	C ₃	0	C ₄		
C ₁ C ₂ 0 C ₄	0	C ₁	0	C ₂	1	C ₄		
C ₁ C ₂ C ₃ C ₄	0	C ₁	0	C ₂	0	C ₃	0	C ₄

【図4】



【図7】



【図6】

(A)

0	1	2	3	4	5	6	7
8	9	10	11	12	13	14	15
16	17	18	19	20	21	22	23
24	25	26	27	28	29	30	31
32	33	34	35	36	37	38	39
40	41	42	43	44	45	46	47
48	49	50	51	52	53	54	55
56	57	58	59	60	61	62	63

量子化テーブル

(B)

メモリ アドレス	量子化テーブル での位置
0	0 1 8 16
1	9 2 3 10
2	17 24 32 25
3	18 11 4 5
4	12 19 26 33
5	40 48 41 34
6	27 20 13 6
7	7 14 21 28
8	35 42 49 56
9	57 50 43 36
A	29 22 15 23
B	30 37 44 51
C	58 59 52 45
D	38 31 39 46
E	53 60 61 54
F	47 55 62 63

【図9】

